# ⑩日本国特許庁(JP)

⑩特許出 關公開

# 四公開特許公報(A)

昭62 - 65375

H 01 L 29/78 G 02 F 1/133 G 09 F 9/30 H 01 L 27/12 29/60 識別記号 广内整理番号

327

砂公開 昭和62年(1987) 3月24日

8422-5F 8205-2H 6810-5C 7514-5F

審査請求 未請求 発明の数 2 (全8頁)

49発明の名称

@Int\_Cl\_4

半導体薄膜トランジスタ及びそれを用いた表示装置

②特 顋 昭60-204945

**纽出** 願 昭60(1985)9月17日

⑫発 明 者

海上

隆

茨城県那珂郡東海村大字白方字白根162番地 日本電信電

話株式会社茨城電気通信研究所内

**砂発明者 小 暮** 

攻

茨城県那珂郡東海村大字白方字白根162番地 日本電信電 話株式会社茨城電気通信研究所内

⑪出 願 人

日本電信電話株式会社

邳代 理 人 弁理士 澤井 敬史

東京都千代田区内幸町1丁目1番6号

明 細 智

/ 発明の名称

半導体弾膜トランジスタ及びそれを用いた表示装置

- 2 特許請求の範囲
  - (1) 絶談体からなる基板の主面上に半導体層・ ゲート絶談膜及びゲート 電極を積解し、かつ 前記半導体層の両端部に連接してソース電便・ ドレイン電便を設けた半導体薄膜トランジス タにかいて、前記絶験体基板のゲート電極下 部に、少なくとも / 本の溝を前記ソース電極 と前記ドレイン電極を結ぶ方向に形成してな ることを特徴とする半導体薄膜トランジスタ。
  - (2) 絶線体基板が透明であることを特徴とする 特許請求の範囲第/項記載の半導体海膜トランジスタ。
  - (3) 船線体からなる影板の主面上に、表示素子と容量とスイッチング用の第1の薄膜トランジスタと表示素子駆動用の第2の薄膜トラン

シスク及び配線層を画案単位として形成び第(として、 放びので、 前にある。 から、 ないのでは、 ないので、 ないの

- (4) 絶験体落板が透明であることを特徴とする 特許譜水の範囲第3項記載の表示接近。
- ュ 発明の詳細な説明

[ 強葉上の利用分野]

本発明は高性能な半導体準度トランジスタ及び それを用いた表示装置に関するものである。

## 〔従来技術〕

従来の透明ガラス基板上の消貨トランジスタの 構造を第4図~第6図に示す。 第4図は平面図、 第5図は A。 A。'方向の断面図、第6図は B。 B。'方向 の断面図である。図中/は、透明ガラス基板、 A はチャンネル図数を形成するシリコン薄膜に代表 される半導体層、 3はソース電極、 4はゲート電 低、 5はドレイン電極、 6はゲート絶像膜である。

以下汆白

されている。

以上の構成において、走変線24に薄膜トランジスタ20がオンとなるような電圧が印加されると、薄膜トランジスタ20がオンに転じ、液晶投示素子23に電圧が印加される。なお、第10図に、第9図で示した平面形表示パネルの画素分の具体的平面構成図を示す。但し基準級27等は省略してある。

従来のとのような平面形表示パネル疫遊においては、それに用いられる呼吸トランジスタに研究される話性能は厳しいものではなく、例えば相互コンダクタンスについても、実装密度から規定される程度の低い値で十分であった。従ってものないものでもでもった。

更に、液晶素子の場合には、低減を切っても分子配向が炎時間維持されるという一個のメモリ効

このように、従来の神獏トランジスタは透明カラス基板の平坦な主面上に形成されてかり、 実効的なチャンネル領は、 半導体神製の幅(W)に一致していた。 このため、トランジスタの相互コンダクタンス(9m)を高める為にはチャンネル編(W)を増大させる必要があり、 この場合は、 平面寸法の増大を伴い、 高密度化には適さなかった。

一方、半導体薄膜トランジスタの主たる応用面は、第9四に示すような表示素子(例えば液晶セル)を駆動するように、同一透明装板上に長示案子とトランジスタを集積してなる平面形表示パネル装置としての応用である。

第9図は平面形表示パネル装置の等価回路図、 第10図は表示パネル装置の一面紫分の具体的構成を示す平面図であり、20は液晶表示索子駆動用の薄膜トランジスタ、23は液晶表示索子、24は走査線、25は信号線、27は基準線である。液晶表示索子23の一方の電極は薄膜トランジスタ、20のドレインまたはソースのいずれか一方と接続され、他方の電極は基準線27と接続

果があるため、後述する第11,第12図で示す EL 素子を用いた平面形表示パネル装置の場合と 異なり、第9図に示した様に、1個の薄膜が存む ジスタと液晶素子の組合せにより、一面素が存成 されており、薄膜トランジスタの平面寸法が表示 装置の実装密度に与える影響は少なかった。かか る観点から、従来は高い相互コンダクタンス値 有し、かつ高密度実装が可能である半導体を ランジスタは必要性が低く、従って提案されたも のはなかった。

## 〔 発明が解決しようとする問題点〕

ところが、上述の液晶素子を用いた平面形表示パネル装置は、液晶を用いている為応答速及びコントラストが低く、又外部光源を必要とするなど、と、ない、などとして適さないためエレクトロルミネッセンス業子(BL 素子)を投示者として、減襲半導体トランジスタで液晶素子及びました。 減寒半導体トランジスタで液晶素子及びました。 減寒半導体トランジスタで液晶素子及びました。 減寒半導体トランジスタで液晶素子及びました。 減寒半導体トランジスタで表記者子を駆動する場合について比較すると

段-1のようになる。

表 - / 駆動表示素子の種類と薄膜トランジスタに 要求される脳条件(代表値)の比較

トランジスタ 巡勤対象 性能		トランジスタ自身に 流れる電流値
液晶素子	O. / μ3 程度	O. / μ λ 程度
EL # 7	/ p8程度	/ 片A 包度

上記側面部は主面に対して煩斜もしくは直立しているので、ソース・ドレイン方向を結ぶ方向に直交する断面の幅、即ち、実効的なチャンネル幅を従来のよりに主面に平行な構造に比べて増大でき、しかも、米子の平面寸法は上記例面部を主面に投影した寸法しか増加しないので、ほとんど実装密
眠を低下させるととがない。

即ち、実装密度を低下させるととなく、実効的なチャンネル幅を増加することができ、従って、相互コンダクタンス値(9m)を高めることができる。

# 〔寒海例〕

第/図は、本発明の薄膜トランジスタの平面構造を説明する図であり、第2図は第/図のAA 方向の一部(aa')の拡大断面図、第3図は第/図のBB'方向の断面図である。但し、第2図で/4で示す斜面と主面のなす角は追びも含めて任意の角度で良い。このため、第/図の平面図にかいては、斜面の主面上への投影領域は記載していない。

これらの図面にないて、ノはソース・ドレイン

本発明は、かかる従来の欠点に鑑み実装密度で低下を伴わずに相互コンダクタンスを高めた半端 体存膜トランジスタを提供することを目的とする

[ 問題点を解決するための手段]

本発明は、 絶縁性毒板上に形成される半導体 移 吸トランジスタに かいて、 当該 絶像性 基板の チャ ンネル側主面に、 ソース・ドレイン方向に 帯を 設 け、 等の側面 部にも、 ゲート 絶談 膜及び ゲート 電 便を形成することを特徴とする。

更に、上記構造の半導体薄膜トランジスタを、高い相互コンダクタンス (9m)が安求されるエレクトロルミネッセンス (EL) 素子の駆動トランジスタとして利用することを特徴とする。従来の半導体薄膜トランジスタとは、絶縁性萎根の主面にソース・ドレイン方向の滞を有している点が最も異なる。

#### 〔作 用〕

本発明においては、 絶談性基板の主面上にソース・ドレイン方向に帯を設け、 溝の側面部にもゲート 超径を形成しているので、

方向に海を有するガラスに代表される絶縁性基板、 2はチャンネル領域を形成するポリシリコン(多 結晶シリコン)に代表される半導体層、3は淳 トランジスタのソース電極、4はゲート電極、5 はドレイン電極、6は二酸化シリコンに代表されるゲート絶縁膜、13は絶縁性基板の準面 るゲート絶縁膜、13は絶縁性基板の滞の くは主面に平行な部分、14は絶縁性基板の滞の の斜面部分を示す。又、Wは滯の幅を、Dは滯の 深さを示す。

このような構造になっているから、同一平面寸法の半導体薄膜トランジスタに比べ、斜面/4に形成されるチャンネル部分を有効に利用できるため実効的なチャンネル幅が増大し、従って相互コンダクタンスを増大できる。ここで、基板主面もしくはこれと平行な部分による薄膜トランジスタの相互コンダクタンスを(9m)」とすると、/本の溝部では相互コンダクタンスは

(タm) = (タm)1 + 2(タm)1 となる。

#### 又、牌をn本形成した場合には

次に、このような構造の半導体薄膜トランジス タの製造方法について説明する。

まずはじめに、ガラス芸板に代表される絶談性 基板/に、公知のホトリングラフィー技術により、

ターンを形成する。 電極の材質としては、 アルミニウムが一般的に用いられ、電子ピーム蒸漕や、
スパッタ蒸磨により形成される。

第7図は、このようにして作成した本発明の薄膜トランジスタと従来構造の薄膜トランジスタの相互コンダクタンス値:( gm)を比較したものである。なお、これらのトランジスタにかいて、チャンネルの平面寸伝は 100μm・チャンネル長は 10μm であり、ゲート電圧 Vg は 2~3 V・ソース・ドレイン 電圧 Vos は 6 0 V である。又、半導体値ポリシリコン(多結晶シリコン)を用い、その熱酸化膜(SiO<sub>2</sub>)を用いた。隣の幅は 0.3 μm とした。

又、海の深さはの3 /m との4 /m の2とかりについて検討し、海の本致は、それぞれ20.40。60 本について突破した。第7回の突険結果から明らかなように、海の本数を増加させることにより、相互コンダクタンス低(8m)を増加させることができることがわかる。又、同凶よりサブミクロンオーダーの最細加工技術を応用して、100 /m の

レジストパタンを形成後、これをマスクとして選 式あるいは乾式エッナングを行い、ガラス落板を エッチングして離を形成する。隣の代及的な寸伝 は、幅(W)はサブミクロン~1.0 μm 程度、保 さ(D)はサブミクロン~0.5 μm である。

次に、チャンネル質数となる半半年間(2)としてポリシリコン(多結晶シリコン)を同じくホトリングラフィー技術と弾膜形成技術により形成する。 薄膜形成技術としては数圧 OVD, 常圧 CVD 又は電子ピームやスパッタを用いた蒸磨のいずれでも可能である。なか、 返厚は O. / ~ /. O µm 程度である。

次にゲート絶談疑(6)を同様に形成する。ゲート 絶縁疑の材質としてはSiO,、Si<sub>2</sub>N<sub>4</sub>、Ta<sub>2</sub>O,等の 絶録膜である。製法は半導体層(2)の直接酸化、又 は滅圧OVD、常圧CVD、スペッタ蒸着のいずれも 可能である。なお、築圧は500~3000Å程度で ある。

殺徒に、何じくホトリングラフィー技術と蒸着 技術によりソース・ドレイン、ゲートの各電をパ

チャンネル個に対して / 0 0 本以上の溝を形成することにより、容易に 9m 値を従来構造に比べて 3 倍以上にすることが可能であることがわかる。

又、表示素子駆動用トランジスタとして要求される他のパラメータについて検討した結果、第8 図に示すように素子財圧 VBD は約16g V であった。又、ゲート長を5μm とした場合及び30μmとした場合についても実験したが、従来特益とほとんど変わりがなかった。

更に、トランジスタのOPF 時リーク電流を制定した結果、従来構造とほぼ等しいリーク電流を制定 (約10<sup>-11</sup> λ/μm)が持られた。以上の結果より、本発明の構造により、他の性能を扱うことなく、又、実装面積の増大を伴わずに半導体解膜トランジスタの相互コンダクタンスを高めることができることが明らかである。

次に乗り1図~軒13図により、本発明の津配トランジスタを用いた BL 素子を設示果子とする平面形表示パネル装置の実施例を説明する。

第11図は、EL 未子を用いた平道形表示パネル

集世の一般的な等価回路図である。ここに、 20 はスイッチング用の再限トランジスタ、 21 は 表示者子駅 30 用の存限トランジスタ、 22 は 60 号電 圧保持用の容量、 23 は 8L 表示案子である。 24 は走査駅、 25 は 60 号線、 26 は 電源 般、 27 は 光準線である。

又、第12図,第13図は第112回で示した平 可形式示べれのの一部の一部のでででででいる。 のでは、第12回は、第20回に、第20回に、第30回に、

第11図の BL索子を用いた平面形表示パネル 装置の等価回路図を用いて動作を説明する。とと

EL 素子23へ電源線26の交流電圧が印加され、EL 素子23が発光する。

第12図は一画素分の平面構成を示し、123 は B L 表子、 / 22 は容量、 / 20 , / 21 は、 従来 構造の薄膜トランジスタウ相互コンダクタンスを 高くした代憂的な例である。トランジスタのチャ ンネル福は約 100 pm にもなる。なお、一面米の 開口率は約50分であり、一面素の寸法は約250 μm<sup>□</sup>~ 200 μm<sup>□</sup>、 従って表示密度は 4~5本/48 であった。一方、本発明により開示した技術によ り、同一基板の主面上に、薄膜トランジスタと、 容量と、表示素子たるBL素子が集積されてなる 平面形パネル表示装置にかいて、薄膜トラングス タのチャンネル直下部の絶縁性基板に辨を設ける ことにより、薄膜トランジスタの相互コンダクタ ンスを、トランジスタの平面寸法を増加させると となく高めることができるので、そのようなトラ ンジスメを及ければ、 表示装置の実装密度を高め るととに効果がある。

第13図は、第12図中の薄膜トランジスタの

以上の構成において、走盗線24へ薄膜トランジスタ20がオンとなる電圧が印加されると、複膜トランジスタ20がオンへ転じ、容量22が対電されて、これの端子電圧が信号線23の電圧と等しくなり、薄膜トランジスタ21もオンに転じ

## 〔発明の効果〕

以上説別したように、本発明によれば、 存底 ランジスタ、もしくはが扱トランジスタと容量、 姿示案子とからなる平面形表示パネル転型の絶し 性益板の主面に、 ソース・ドレイン方向の 海をし けるととにより、 実装部度の低下を伴うことない。 トランジスタの相互コンタクタンスを高めるこ。 ができる。 この結果、 U 流 W 勘 歌子のため、 その 歌動には高い相互コンタクタンスが要求される。 エレクトロルミネッセンス(EL) 朱子を用いた平面形表示パネル投煙に適用することにより、 BL 米子の高速応答性と高実袋密度を両立できる高性 能な投示袋量を実現できる。

#### 以 図面の簡単な説明

示す投示技能の一脳な分の平面図であって、 投示 素子として E L 太子を用い、トランジ スタとして E 来の 保進を用いた場合の代数例、 第 / 3 図は本 発 明にかかる 平面 形 投示パネル 技 世 の 一 画 素 分 の 平 面図であって、 投示 太子として B L 米子を 用いた 場合の代表例である。

/ … 絶様性基板、 2 … 半導体局、 3 … ツース電低、 4 … ゲート電極、 5 … ドレイン電気、 6 … ゲート絶録膜、 / 3 … 絶録性基板の主面に平行な領域、 / 4 … 絶録性基板に設けた神の側面部、 20, 21, /20, /2/, 220, 22/ … 半導体解膜トランジスタ、 22, /22, 222 … 容量、 23 … 液晶表示素子、 /23, 223 … BL 表示素子、 24, /24, 224 … 走査線、 25, /25, 225 … 信号線、 26, /26, 226 … 電源線、 27, /27, 227 … 基準線。





























